市场总监
产品经理
资深音频工程师
系统通讯算法工程师
销售工程师/Sales Engineer
应用支持工程师
视频算法软件工程师
视频优化工程师
资深IC设计工程师
市场总监
工作内容：
协助行销副总裁制定市场策略，拟定执行方案
搜集竞争对手讯息，汇总并分析行业资讯，拟定因应策略
IC 产品规格制定，策略性客户开拓
公司品牌形象策略规划，提升公司行业内知名度
任职要求：
具备敏锐的市场洞察力和缜密的分析能力
有过成功的IC 产品或终端产品的推广记录
中英文精通
相关经验：
至少三年IC 公司销售经理或市场经理以上职位工作经验
学历学位：
硕士以上学历
[
TOP
]
产品经理
工作内容：
制定终端产品方案规格，分析竞争对手之优劣势
协调公司内外资源，使得项目按计划执行
按计划执行市场策略
任职要求：
精通项目管理
熟悉手机方案的设计流程，对手机行业有深刻理解
能清晰定义消费类电子产品和通讯类电子产品的规格
中英文精通
相关经验：
三年以上研发经验，两年以上项目管理经验
学历学位：
本科以上学历
[
TOP
]
资深音频工程师
工作内容：
视频转码器开发
实现和优化符合标准的音频解码
参与芯片功能设计以及嵌入式系统开发
任职要求：
熟悉AC3,MPEG，AAC，DSP优化和整套MPED-4的音频编码标准者优先
熟悉实时程序优化算法和C/C++程序设计
良好的口头和书面表达能力
较强的英文阅读和口语沟通能力
良好的工作态度和团队协作能力
相关经验：
有嵌入式系统软件开发经验
有实时音频解码应用方面经验，例如机顶盒经历者优先
有基于MIPS、ARM或RISC的嵌入式系统经验者优先
学历学位：
计算机相关专业的硕士以上学历
[
TOP
]
系统通讯算法工程师
工作内容：
基于Mavrix通讯内核的物理层算法开发（包括时域，频域和译码）
支持物理层的性能优化
任职要求：
良好的英语读写能力
良好的工作态度和团队协作能力
相关经验：
超过2年以上相关领域工作经验
学历学位：
计算机相关专业的硕士以上学历
[
TOP
]
销售工程师/Sales Engineer
工作内容：
执行销售计划
搜集市场信息
维护客户关系
渠道建设与管理
竞争对手分析
任职要求：
良好的中英文沟通能力，敏锐的客户敏感性
有良好的销售技巧
有半导体行业销售经验
熟悉手机/PDA设计行业和生产行业
良好的销售渠道构建和管理能力
相关经验：
5年以上相关工作经验
学历学位：
本科以上学历
[
TOP
]
应用支持工程师
工作内容：
负责根据客户要求对手机电视接收模组进行软件开发
任职要求：
熟悉MIPS、ARM或RISC等处理器
精通Linux等嵌入式操作系统
有嵌入式驱动程序，界面程序，键盘程序等开发经验
有手机方案开发经验的优先
熟练的中英文读写能力
良好的沟通技巧
相关经验：
3年以上相关工作经验
学历学位：
电子、通信、计算机专业本科以上学历
[
TOP
]
视频算法软件工程师
工作内容：
设计、优化视频编解码算法
协助在MIPS、ARM或RISC嵌入式平台上实现和优化算法
视频相关算法的研究
任职要求：
精通视频压缩协议，MPEG-4,H264，H263，AVS，WMV-9 等至少一种
有编解码器两年以上开发经验
熟悉C/汇编，对视频算法和在嵌入式系统上的优化有强烈兴趣
熟悉软件开发流程和测试流程
良好的工作态度和团队协作能力
良好的英语读写能力
熟悉视频图像处理算法更佳
相关经验：
2年以上相关领域工作经验
学历学位：
电子、通信、计算机专业硕士以上学历
[
TOP
]
视频优化工程师
工作内容：
在MIPS或ARM嵌入式平台上实现和优化算法
任职要求：
熟悉视频压缩算法和协议，MPEG-4,H264，AVS，WMV-9 等至少一种
熟悉MIPS、ARM、RISC或TI等平台上的嵌入式软件优化 ，有两年以上视频优化经验
精通C/汇编，熟悉软件开发和测试流程
良好的工作态度和团队协作能力
良好的英语读写能力
相关经验：
2年以上相关领域工作经验
学历学位：
电子/通讯专业硕士以上学历
[
TOP
]
资深IC设计工程师Senior Digital IC design engineer
工作内容：
Involve in various stages of SOC product development: Participate in RTL, design, verification, synthesis, timing analysis, test pattern generation, backend verification and silicon debug.
Perform aspects of Concept and System Engineering, work with System Architect to define the chip architecture, architecture definition, hardware/software partitioning.
任职要求：
BSEE with minimum 5-year or MSEE with minimum 3-year experience in VHDL/Verilog coding (RTL & behavioral), ASSP, ASIC development and verification, DSP and controller architecture.
Solid knowledge of ASIC design flow using Verilog/VHDL and EDA tools such as Cadence Verilog_XL/NC-Sim, Synopsys VCS, DC, PT, etc.
Candidates with experience in complex SoCs can expect to take over significant responsibility in terms of technical Project Management after a short introduction period.
相关经验：
5年以上相关领域工作经验
学历学位：
本科以上学历
[
TOP
]